V. problém v kadence

[Karthikeya]

ahoj
v 0,018 u procesu, kdy jsem snížila L NMOS od 0.54u do 0.18u V. zvýšil o ABT 100mV ... i dont pochopit, proč??Myslel jsem, že trend shud být jinak ...
plz HLP

 

[dog1357]

0,018 U procesu?Je to 0.18u?

pro AMIS0.5u, je-li u zvýšit L, bude Vt být pro oba PMOS a NMOS, možná u potřebujeme zjistit, jaké jsou vaše proces definuje.

 

[Karthikeya]

Jak chk THT v kadence

thnkz

 

[dumbfrog]

se snaží zamést V. vs L

 

[IC_Lee]

U najdete přesné V. ve vašem modelu souboru.