VCO je měřená frekvence je daleko od svého simalated jeden

[fly_fish]

Navrhl jsem dual-kapela VCO v zachycená 0.18um CMOS 1P6M RF procesu.Evropská VCO je měřená frekvence je nižší než simalated freauency.Differency je 100MHz.To má za následek můj PLL obvod nemůže zamknout.PS: VCO 's střední-frekvence 1.2G/1.5G.Také jsem se extrahuje RC parametr z rozložení VCO.Každý, kdo zná důvod?
Další otázka: jak design zkušebního obvodu k ověření nového IC proces je parametr?

 

[dick_freebird]

Na tomto kmitočtu bych překvapí být 6-8% off z simulované
(Váš proces kontroly na mnoha klíčových prvků, jsou horší než to, natož
přesnost, se kterou mohou mít (nebo ne) modelován parazitní zatížení,
zásobování vadnout, wirebond efekty a tak dále.

Zjistil jsem, že problémy s více než jednou, snažila test oscilační kmitočet na
sondy.Dodávka může dostat mocný rušný Pokud jste nestavěli v dost on-chip
oddělení zabít vnitřní spínací hroty (Qswitching by měla být nižší než
10% Qdecouple je můj pravidlem).

Budete chtít přistupovat k problému s řádným seznam možných
nedostatky, a srazit je dolů po jednom (nejlépe v simulace, které
přidat realismus pro každého, až uvidíte něco, co začne dávat smysl).

 

[fly_fish]

Děkuji vám, dick_freebird!Dáš mi velmi užitečné rady.
"Qswitching by měla být nižší než 10% Qdecouple".Nechápu to.

Myslím, že Dodávky drop a wirebond účinky nejsou důvodem, protože Dodávky kapka způsobí VCO je oscillaate frekvence vznikají a VCO výstupy jsou posílány Mixer a Divider, nejsou tam žádné wirebond.
Možná, že parazitní zatížení, jsou hlavní důvody.Budu simulovat jeho účinek.