VCS7.0 VS.

A

AlexWan

Guest
Zdravím všechny,

Líbilo se vám srovnání dvou simulačních nástrojů?Jaký je výsledek?
A proč?

Myslím, že NC je rychlejší než VCS, ale můj přítel mi, že má v porovnání těchto nástrojů.A VCS je rychlejší!Jsem tak zmatená.

Díky

 
Nejnovější verze je 7.1.2 VCS a 7,2 se uvolňuje brzy.když jsem se nemýlil, když NC-Verilog 5,4 byl propuštěn, VCS verze pak byla 7.1.1.Nemůžete opravdu benchmark jedna nejnovější verze se zastaralou verzi.

v RTL simulace, řekl bych, že ne mnoho neobvyklý mezi těmito dvěma.ale na úrovni simulace brány, NC-Verilog je ještě před VCS.

 
Myslím si, že obě simulátoru jsou všechny good.But Pokud chcete použít jiné Synopsys nástroje, vy beteer vybrat VCS.

 
Slyšel jsem, že VCS je rychlejší než NC, ale NC je stabilnější & bugless.
Možná nc měl více dodavatelů podporu také.

 
Myslím, že nástroje rychlost není nejdůležitější, jak funkce a snadné použití jsou velmi důležité.

 
NC-Verilog a VCS veškerou podporu Native zkompilovaný kód simulace.
Ale vím, VCS také podporovat provádění přerušení bloků provádět průběžné úkoly.Toto přidá run-time.

Proč je VCS rychleji?

 
vcs děláš podporu TCL, nemůžu žít bez TCL,
i když jsem neměl srovnání, ale myslím, že VCS je to více optimalizovat pro rychlost,

 
NC-Verilog je snadno ovladatelný!

VCS je neměl být řízen snadno!

Rychlost z nich je téměř stejný.

 
Používáte-li Synopsys DC, jedinou volbou pro simulátor VCS.
Pro ladění RTL, myslím, že NC je lepší než VCS.Ale Debussy je dobré plus pro VCS.Simulace RTL výkonnost dvou-li téměř stejný.

 
maxsnail napsal:

vcs děláš podporu TCL, nemůžu žít bez TCL,

i když jsem neměl srovnání, ale myslím, že VCS je to více optimalizovat pro rychlost,
 
Ahoj,
Nyní většina designer používáte NC Candece pro své návrhy.Některé z těchto inženýři také používat VCS pro stejné projekty.Proč používat dva nebo více simulátory?

 
Ahoj,
Z představení názor, myslím, že NC-Verilog by měla být dobrá volba.To není záležitost, která syntetizátor, měli byste použít.
S pozdravem,
Paul

 
Rychlost rlt simulačních nástrojů závisí na vás nastavení nástroje, jako jsou, ať už používáte PLI, a některé vypínač je zapnutý nebo vypnutý.

 
V RTL simulace, tam není moc odlišný od VCS a NC_verilog.na úrovni simulace brány, NC-Verilog je ještě před VCS málo.
Zvolíte-li Synopsys design flow, VCS je dobrý výběr, CD tok, než NC je nejlepší

 
NC-Verilog je cyklus-řízený na simulátoru, takže pokud váš design je naprosto synchronní logiky pak se vaše výkonnosti proti VCS bude možné získat.

 
Thomson napsal:

NC-Verilog je cyklus-řízený na simulátoru, takže pokud váš design je naprosto synchronní logiky pak se vaše výkonnosti proti VCS bude možné získat.
 
Ahoj, Thomson,

aji_vlsi má pravdu.

NC a VCS všech podpůrných event-driven a Cyklus-base simultaion.Můžete najít tyto funkce ve své UG.

Hodně štěstí

 
mmazio napsal:

Používáte-li Synopsys DC, jedinou volbou pro simulátor VCS.

Pro ladění RTL, myslím, že NC je lepší než VCS.
Ale Debussy je dobré plus pro VCS.
Simulace RTL výkonnost dvou-li téměř stejný.
 
maxsnail napsal:

vcs děláš podporu TCL, nemůžu žít bez TCL,

i když jsem neměl srovnání, ale myslím, že VCS je to více optimalizovat pro rychlost,
 
REPAC napsal:maxsnail napsal:

vcs děláš podporu TCL, nemůžu žít bez TCL,

i když jsem neměl srovnání, ale myslím, že VCS je to více optimalizovat pro rychlost,
 

Welcome to EDABoard.com

Sponsor

Back
Top