Verilog & C

[jcpu]

amatérský qustion o pomoc:

Má někdo ví, jak mám sim
když mám design v Verilog
zatímco test-lavičce v C

 

[skyfaye]

Jestliže používáte VCS, pak můžete použít DirectC rozhraní.

Od VCS Manuál:

DirectC rozhraní výrazně zlepšuje klid-of-cvičení a výkonu oproti stávajícím PLI-založené metody tím, že umožňuje přímo vložit user-vytvořil C / C funkce ve vašem Verilog design popis.VCS atomicky uznává, C / C volání funkcí a integruje je pro simulaci, a tak eliminuje nutnost ručně vytvářet PLI soubory.DirectC také eliminuje ladění a obcházet PLI nad hlavou, zvyšuje výkonnost pro simulaci C / C kód s Verilog.Podrobnosti viz VCS DirectC uživatelské příručce.

 

[ljxpjpjljx]

Obvykle ve VCS a NCSIM, všichni patří C / C lib prostřednictvím metody PLI!

 

[jjww110]

Prosím, použijte PLI při použití ModelSim!