verilog - knihovna buněk potřebných info

P

powercore

Guest
Musím běžet přesně bránou-úrovni simulace pomocí Verilog, a nemůžu najít stoupající a klesající časové zpoždění základního hradla (nemluvě o složitých vrata Potřebuji)

<img src="http://www.edaboard.com/images/smiles/icon_sad.gif" alt="Smutný" border="0" />

za různých podmínek zatížení (tj. 1,2,3,4 NEJSOU brány).
Technologie není problém.Jak mohu získat tyto informace od standardních buněk knihovny, pokud bych mohl najít?
Může někdo pomoct?Pokud ano, PM mě!

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Úsměv" border="0" />
 

Welcome to EDABoard.com

Sponsor

Back
Top