Verilog ladění!

[UFK]

Hej
Jeg prøvede at skrive en lille kode til at beregne den maksimale værdi i et array.Dens som følger:

modul max_coef (array, i, MXM);
reg array [0:15];
input integer i;
input MXM;

MXM = array [1];pro (i = 0; i <15, i = i 1)
začít
if (pole > MXM)
MXM = array ;
konec
endmodule

Může mi někdo prosím, opravit to pro mě?

Díky moc.

 

[fcfusion]

Citace:

reg pole [0:15];

 

[UFK]

Děkuji fcfusion pro vaše rychlé reakce.
Snažil jsem se, co jste navrhl.Můj kód nyní vypadá takto:Modul max_coef (pole, i, MXM);
integer pole [0];
reg [31] pole [0];
vstupní integer i;
vstup MXM;

MXM = array [1];
pro (i = 0; i <15, i = i 1)
začít
if (pole > MXM)
MXM = array ;
konec
endmoduleale to mi tyto chyby;

CHYBA: HDLCompilers: 27 - "max_coef.v" řádku 23 Ilegální opětovné deklarování z 'pole'
CHYBA: HDLCompilers: 26 - "max_coef.v" line 24 neočekávaný token: 'integer'
CHYBA: HDLCompilers: 26 - "max_coef.v" řádek 27 neočekávaný token: '='
CHYBA: HDLCompilers: 26 - "max_coef.v" řádek 27 neočekávaný token: '['
CHYBA: HDLCompilers: 208 - "max_coef.v" Řádek 21 Port odkaz 'i' nebyl deklarován jako vstup nebo výstup InOut
CHYBA: HDLCompilers: 208 - "max_coef.v" Řádek 21 Port odkaz 'pole' nebyl deklarován jako vstup nebo výstup InOut
CHYBA: HDLCompilers: 26 - "max_coef.v" řádek 27 čeká 'endmodule', našel '1 '* Povzdech *

<img src="http://www.edaboard.com/images/smiles/icon_sad.gif" alt="Smutný" border="0" />

(((((Přidáno po 49 minutách:Mám další otázku, jestli někdo může, prosím najít řešení k ní.

Co im snaží dělat, je provádět operace na dvourozměrném poli (což představuje obrázek).

Udělal jsem CoE soubor a načíst to v mé BRAM.K mému dissappointment zacházela souboru jako posloupnost čísel n nabita v sekvenčním způsobem.Doufal jsem, že přijít s způsobem, jak řešit každou paměti co-koordinovat moudrý, jako je x-osa y-osa souřadnice, abych mohl manipulovat každý koeficient.Jak je to možné udělat?

Může mi někdo prosím, řekněte mi jak se dělá RE soubor, který může být načten ve dvou rozměrových vzorem?

Díky

 

[fcfusion]

UFK napsal:

integer pole [0];

reg [31] pole [0];

 

[UFK]

Vážení fcfusion

Děkuji za snahu pomoci.Im beznadějně na Verilog.být zavázán kdekoli

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Úsměv" border="0" />

 

[UFK]

Hii
Im snaží najít maximální hodnotu v poli.MXM má, aby mi max hodnota na konci.
Opravte prosím následující kód pro mě.Budu velmi vděčný.

Modul sample11 (b_array, MXM);

vstup [0:15] b_array;
integer i;
vstup [0:15] MXM;

přiřadit MXM = 16'h0;

začít
pro (i = 0; i <15, i = i 1)
začít
if (b_array > MXM)
konec
MXM = b_array ;
konec

endmodule

Dává mi následující chybu:

"Sample11.v" řádku 29 čeká 'endmodule', našel 'začíná'

 

[fcfusion]

Citace:

Modul sample11 (b_array, MXM);vstup [0:15] b_array;

integer i;

vstup [0:15] MXM;přiřadit MXM = 16'h0;