Verilog otázku - máte linting používat nástroje?

[Z80]

Most Verilog preprocessors **** na hlášení chyb, pokud se zeptáte mě.Například jednou jsem chybný název čistou, a protože na simulátoru jsem kdysi považoval za implicitní prohlášení čisté, trvalo mi několik hodin sledovat problém.Takže nutnost linting nástroje (nástroje pro analýzu zdrojového kódu, možnost detekce chyb, atd.).Používáte taky nějaké?

PS: pokud jeden chce post a HDL konkrétní dotaz (není programovatelných logických nebo ASIC specifických), která je nejvhodnější sekce?

 

[news]

Okazuje się, że wcale nie tak wiele. Co prawda dzisiaj na płytach montuje się zazwyczaj 12-15 portów, co jest wartością niewystarczającą, ale od czego dodatkowe karty PCI-e z kontrolerami i dodatkowymi złączami? W sumie do przygotowania potrawy konieczne jest 30 … <a href="http://www.frazpc.pl/aktualnosci/576281,Jak-wiele-poczonych-ze-sob-portw-USB-potrzeba-aby-usmay-kiebask.html">Continue reading <span class="meta-nav">→</span></a>

Read more...

 

[nand_gates]

Ano, souhlasím s tebou!
Jsem pomocí hal z Cadence.Ale Verix je příliš dobré linting nástroj.Je to hodně
Více než jen linting.I use Verix taky.

-nand_gates

 

[cawan]

Ano,
potřebujeme linting nářadí a především pro verilog design.Ve většině případu veškeré společné chybu lze odhalit zejména zaregistrovat velikost nesoulad, který by mohl způsobit závažné problémy v systému.Doporučuji nLint jako linting nástroj.

 

[jimjim2k]

Nazdar

nlinit z novas je pokuta linting nástroj.

tnx

 

[telefon]

Používáme malý dalekohled velmi dobrý nástroj pro linting.

 

[mark_yeh]

nLint z Debussy je dobrým nástrojem, jak toho dosáhnout.

 

[wadaye]

Kromě nL1nt, Led @ z syn0psys je další dobrou volbou.

 

[jyr_jackchen]

LEDA Vám mnoho podivného info.a učiním z vás zaráží.

 

[khorram]

0-V a Verisity jsou nejlepší společnosti, které mají různé cupanina nástroj.0-S pracuje na Semi-formální verifikace a Verisity pracuje na formální verifikace.Mají cupanina některé nástroje, které ukazují, syntaktická chyba,
věc neúplná, je-li podmínka neúplná, nedosažitelná států atd.

Pozdravy,
KH

 

[Power-twq]

Ano, vždy cupanina použití nástroje pro kontrolu kódování a styl

problémy DFT, SYN.
Z80 napsal:

Most Verilog preprocessors **** na hlášení chyb, pokud se zeptáte mě.
Například jednou jsem chybný název čistou, a protože na simulátoru jsem kdysi považoval za implicitní prohlášení čisté, trvalo mi několik hodin sledovat problém.
Takže nutnost linting nástroje (nástroje pro analýzu zdrojového kódu, možnost detekce chyb, atd.).
Používáte taky nějaké?PS: pokud jeden chce post a HDL konkrétní dotaz (není programovatelných logických nebo ASIC specifických), která je nejvhodnější sekce?

 

[shiv_emf]

Jejda vry staré téma .. ale zase hej je některý z linting nástroj je k dispozici pro studenty,
tj. zdarma? /

 

[aji_vlsi]

shiv_emf napsal:

Jejda vry staré téma .. ale zase hej je některý z linting nástroj je k dispozici pro studenty, tj. zdarma? /

 

[Hajtám]

Nazdar
Linting je důležitá.Zákazník může požádat, aby byl v cupanina zprávy

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Úsměv" border="0" />Používáme 0-in, Design Analyst.

Díky

 

[jjww110]

nlint je starý nástroj