Verilog otázku

[SweetMusic]

Ahoj
Mám ještě jednu otázku stoopid: v Verilog "(! Resetn)" znamená totéž s "(~ resetn)"?

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Very Happy" border="0" />a ještě jeden: reg [3] <= ~ | d, kde d 8 bitů v registru?
děkuji ti

 

[news]

&lt;a href="http://www.komputerswiat.pl/gry/gry-mmo-w-przegladarce/mechrage.aspx"&gt; &lt;img align="left" src="http://www.komputerswiat.pl/media/2011/20/1686121/mech_rage-zaj.jpg" /&gt;&lt;/a&gt; MechRage to strategiczna gra przeglądarkowa, która pozwala nam przejąć dowództwo nad armią potężnych robotów. Czy poprowadzisz swoje wojska do zwycięstwa?&lt;img width='1' height='1' src='http://rss.feedsportal.com/c/32559/f/491281/s/11dbfc58/mf.gif' border='0'/&gt;&lt;br/&gt;&lt;br/&gt;&lt;a href="http://da.feedsportal.com/r/92774908910/u/0/f/491281/c/32559/s/11dbfc58/a2.htm"&gt;&lt;img src="http://da.feedsportal.com/r/92774908910/u/0/f/491281/c/32559/s/11dbfc58/a2.img" border="0"/&gt;&lt;/a&gt;

Read more...

 

[pini_1]

!Je logické, ne operaci
~ Je unární operace trochu změnit (1 -> 0, 0 -> 1)

Na rozdíl od Verilog VHDL není typový jazyk.1 znamená TRUE.Takže na své podmíněné výrazy můžete použít obojí.

| d znamená d [7] | d [6 ]...| d [0]

více Verilog a VHDL příklady, stejně jako volný kód a tipy na hardware
http://bknpk.no-ip.biz

 

[cherukukeshav]

Tam je rozdíl v použití!a ~ ...Vezměme si například, tak jako

když chceme zkontrolovat stav jako

- If! (A == b), tady jsme ověření stavu s pravdivé či nepravdivé.- ~ (A) se obraťte kousky.Zde je vektor.

doufat, to je jasné- Keshav