Verilog simulace pole pro převod souborů

[zeeshanzia84]

Ahoj,

Mám řadu vektorů deklarované jako (Verilog):

reg [07:00] my_array [5000];

Poté, data dostane nějaký uloženy do tohoto pole jako výsledek nějaké operace, provedené v Verilog simulaci (já používám ModelSim).

Existuje nějaký jednoduchý / přímý způsob, jak zachránit Obsah tohoto pole do souboru říci 'xyz.dat'??Může někdo darovat mne nějaký Verilog kódu nebo nějaký kód v některých skriptovací jazyk, který ModelsimXE mohl podpořit??

Díky.

 

[darylz]

Můžete napsat smyčku výpisu do souboru.Nebude to trvat déle, než jste posta tuto zprávu.

 

[sohiltri]

Zajímalo by mě, Wil ji skladovat při simulaci .... smyčka může pouze uložit počáteční hodnoty ....

ale .... Pokud používáte u 5000 buněk ... než je btter používat ram generátor použití některých nástrojů ehich prodejce poskytuje .... tento IP jádra r .... u lze snadno uložit uvnitř jádra info IP na všechny soubor u potřeba (i externě ).... Ujistěte se, že u hav requiored překladač ...