VHDL fifo ram s dvěma clks - potřebné pomoci

[saraiust]

ahoj
Já jsem nový na VHDL programů, a chci se dozvědět co možná jako já.

Musím udělat ram FIFO, s 2 clks, ale nevím, žádné zvláštní věc, asi 2 clks v jednoho berana, a prokletí musím udělat berana se číst a psát přístavy, a to je potřeba 2 CLK- - Myslím, že -
Takže můžete mi pomoci v analýze těchto programů?

<img src="http://www.edaboard.com/images/smiles/icon_cry.gif" alt="Pláč nebo velmi smutný" border="0" />Já jsem promoval v roce hardware inženýrství počítače.

 

[pini_1]

Musíte deklarovat pole.Napište na něj pomocí jedné hodiny a číst z něj pomocí ostatních.Některé příklady, které mohou pomoci, ale ne přesně to, co potřebujete:Tato stránka obsahuje odkazy na některé VHDL modely paměti, který jsem použil pro simulaci ...
http://bknpk.no-ip.biz/my_web/MiscellaneousHW//memory_hdl_models.html

Níže je malý návrh FIFO, který je postaven na Flip-Flop zařízení.Našel jsem nějaký design, kde na internetu, opraveny některé chyby, vytvořil zkušební stolici pro testování, a PERL skript pro automatizaci testování.Tato stránka bude demonstrovat všechny tři ...(Verilog)
http://bknpk.no-ip.biz/my_web/MiscellaneousHW/regFIFO.html

 

[ckaa]

Tento dokument vysvětluje základy dual hodiny FIFO.I když RTL je Verilog, teorie bude hodit.
www.sunburst-design.com/papers/CummingsSNUG2002SJ_FIFO1.pdf

 

[saraiust]

ale s jedním polem, je-li jeden port začít psát na jednu adresu a další port start na rákosu, které se zabývají, co mám dělat pak? ...

 

[mo.khairy.mo]

saraiust napsal:

ale s jedním polem, je-li jeden port začít psát na jednu adresu a další port start na rákosu, které se zabývají, co mám dělat pak? ...

 

[saraiust]

děkuji!ale tohle je přesně můj problém, CAS Nevím, jak učinit správce ...

<img src="http://www.edaboard.com/images/smiles/icon_cry.gif" alt="Pláč nebo velmi smutný" border="0" />

 

[pini_1]

By mohl být zájem o:
řídký paměť model pro Verilog DUT ověření.Je napsán v VPI (Verilog c-kód HDL interface)

http://bknpk.no-ip.biz/my_web/IP_STACK/sync_wr_VPI_memory.html