A
ahmadagha23
Guest
Nazdar
Chci, aby simulovaly můj maped VHDL kód syntetizovaný podle synplifypro7.5.1 (*. vhm filecreated by synplify), ale když jsem sestavením synplify.vhd soubor (který je nutný pro simulaci *. vhm code), které Modelsim ji získat chybu (on-line 128 a 304 ze synplify.vhd kód), ale kód je pravda, a když jsem ji kompilovat ActivHDL se sestavují bez chyb.
Proč některé krát VHDL kód, který je opravdu comiled by ActivHDL nikoli kompilované (dostanete chyby), které Modelsim?
prosím, pomozte mi.
Pro více informací vyhledejte Modelsim softwaru třetích stran v synplify pomoc.
díky moc
Chci, aby simulovaly můj maped VHDL kód syntetizovaný podle synplifypro7.5.1 (*. vhm filecreated by synplify), ale když jsem sestavením synplify.vhd soubor (který je nutný pro simulaci *. vhm code), které Modelsim ji získat chybu (on-line 128 a 304 ze synplify.vhd kód), ale kód je pravda, a když jsem ji kompilovat ActivHDL se sestavují bez chyb.
Proč některé krát VHDL kód, který je opravdu comiled by ActivHDL nikoli kompilované (dostanete chyby), které Modelsim?
prosím, pomozte mi.
Pro více informací vyhledejte Modelsim softwaru třetích stran v synplify pomoc.
díky moc