VHDL tutoriál vysvětlující synthesizable kód

[ramspoly]

Hledám nějaký návod, který vysvětluje, co je syntaxe v jazyku VHDL je synthesizable na konkrétní hardware bloku. Například, můžete se vybrat, nebo-case být synthesizable na MUX, a pokud else synthesizable na MUX s prioritami atd.

 

[Sckoarn]

ramspoly, Existuje mnoho věcí, které můžete najít pomocí vyhledávání sítě. http://www.xilinx.com/itp/xilinx10/books/docs/sim/sim.pdf Toto je jen jeden z nich. Naděje, která pomáhá některé z nich. Sckoarn