VHDL? Verilog? Verilog-A? Verilog-AMS?

[Beardolphinaries]

Ahoj, může někdo říct, jaký je rozdíl mezi VHDL, Verilog, Verilog, a Verilog-AMS, prosím? Díky moc.

 

[mpig09]

Vážení Beardolphinaries: Myslím, že: VHDL / Verilog: pro digitální navrhování a ve smíšeném režimu simulace Verilog-A: pro analogové designer, není dobrý nápad pro smíšený režim Režim simulace mpig

 

[Beardolphinaries]

Děkuji moc.

 

[olzanin]

Dobrý den, VHDL a Verilog, jsou konkurenty a oba jsou pro digitální design. S Verilog, můžete naprogramovat v analogovém provedení některých ideální digitální buněk. Verilog-AMS je pro smíšený simulace. olzanin

 

[sparso]

I použití Verilog pro čistě digitální věci. VHDL se používá hlavně v Evropě a Japonsku. Nic moc ve Spojených státech. Verilog-modelovat analogové věci, když potřebuji rychlý SIM čas. Nebyly použity Verilog-AMS, ale zatím myslím, že Verilog je podmnožina AMS.