Vyšší rychlost provedení problémem

[mpatel]

Ahoj, jsem pro návrh FPGA na 125 až 170 MHz. Nyní je otázkou, jestli jsem upgrade designu vyšší frekvence 900 MHz et říct, jaký druh krize, musím zvládnout? Jaký by měl být kritické problémy a jak je lze řešit?

 

[Yun Lin]

PCB pro vysoce rychlé a IO je rozhodující i pro FPGA IO je důležité.

 

[bulx]

Hovoříme-li o FPGA čip sám o sobě, své složité obvody (multpltier, velká zmije, barrrel Řazení atd.) nesplní načasování. Musíte najít způsob, jak proudové nich. Na tý povinností, mohli byste mít problémy splnit vstupní časování (ale může být vaše povinnosti lze beze změny). Nevím, pokud se současné FPGA vložky mohou přijmout hodiny na 900MHz (opět se hodiny mohou být interní) Hrubě, krok se zdá být opravdu příliš velké, aby bylo dosaženo jen s re-run. -B

 

[snake_eyes]

Souhlasím s BULX, skákat z 100 MHz na 900 MHz je téměř nemožné, jen tím, že re-run s ohledem na skutečnost, že křemíkové technologie má stejné nebo téměř stejné. Icreasing frekvence tolik úrovni mohou vyžadovat re-design i některé architektonické změny v designu. Dosažení 900MHz na FPGA není příliš snadný úkol .. to bude vyžadovat velmi opatrní architektonické řešení celého systému.

 

[funster]

proto, že FPGA programovatelný spojení má velmi dlouhé zpoždění, takže myslím, že není možné použít FPGA dosáhnout tak vysoké rychlosti říct 900MHz. Můžete si dávat pozor plánek na zlepšení výše uvedených problémů (dal související s logikou blízko sebe může pomoci). S pozdravem [quote = mpatel] Ahoj, jsem pro návrh FPGA na 125 až 170 MHz. Nyní je otázkou, jestli jsem upgrade designu vyšší frekvence 900 MHz et říct, jaký druh krize, musím zvládnout? Jaký by měl být kritické problémy a jak je lze řešit? [/Quote]