vysoká frekvence ADC design

[ssxjy]

Ahoj, já jsem se snaží design ADC s 8bit 2GS / s specifikace s minimální spotřebou energie.Tento proces je 0.13um BiCMOS.Snažím se hledat dokumenty a našel některé skupiny používají skládací interpolace dosáhnout> 1G s 8bits rozlišení.Je F I jediný možný způsob, jak dosáhnout specifikace nebo existují lepší způsoby, jak na to?Do někdo nějaké reference pro mě prosím?

Díky!

 

[rfsystem]

Zde nějaké měřítko pravidla, aby zvážila:

Flash měřítku základny 8!

P (flashADC) ~ 8 ^ n

Proč?.Počet comps o 2 ^ n.Plocha každého má (2 ^ n) ^ 2 = 4 ^ n.

Můžete zvážit ADC procesu vážení pomocí závaží nepřesné a hlučné rovnováhu.Pokud uděláte binární rozhodnutí, které nahradí hmotnosti můžete udělat chyby, jak dlouho v poměru měřítka mezi hmotností nižší než 2.Že toleruje také hlučný rozhodnutí.Po log (rozlišení) / log (radix), kroky se dostanete s esemble vah.Znáte-li všechna čísla vah je hotovo.

Nejúčinnější architektura je SAP.Budete potřebovat jeden komparátor a minimální kroky.Ale měli byste dimenzování stropů ne na vyrovnání!Pak:

P (optimumADC) ~ n

Cvičení jsou v současné době pracují v průmyslu a akademického výzkumu.