Vysoká frekvence PSRR v bandgap

[Megh]

Dobrý den,
Projektování sub volt (Banba Type) bandgap.
Mám problém, že moje nízké frekvence PSRR je tedy-40dB a pak PSRR stoupne na-29dB při 10MHz říci, a pak zase začne snížit.
Nutnost zlepšit tuto vrcholit v křivce PSRR.
Prosím, pomozte na toto téma.
Moje chápání je:
1) DC PSRR se řídí smyčkový zisk a odporu devider poměry.
2) Vysokofrekvenční PSRR v podstatě chová tak, jak (obrácené image) ze zisku své smyčky.
Pokud je toto chápání je správné pak nevidím nulu (na zisk křivka) v blízkosti frekvence, kde moje PSRR začíná jít do kopce.
Prosím pomozte na této
Díky

 

[dick_freebird]

Váš vpřed zisk v zesilovač, je pouze jednou částí
příběh (a možná ne podstatná část).Podívejte
na vaše zaujatost regály a další nabídka-k-výstupní cesty
, který "by měl" být napájecí napětí nezávislé, ale mohou
Nikdy-úplně-se.

Preregulating se surovou LDO je jeden způsob, jak oživit nahoru
PSRR, pokud máte světlou výškou.Tento regulátor potřeba
nesmí být DC-báječný, jen dobře AC-oddělená.

Můžete také post-filtr bandgap s RC-li
Můžete tolerovat oslabení disku (zatížení reg
zhoršuje, ale něco, co jen má řídit
kapacitní zátěž nemusí péče).

 

[PaloAlto]

Se můžete pohybovat nahoru ve frekvenci výchozí bod s rostoucí svahu zlepšením pásma bandgap zesilovače (za předpokladu, že hovoříme-pnp typu BG)

Se můžete pohybovat směrem dolů ve frekvenci vrcholu psrr reakci přidáním další kapacity na výstup uzlu

Hodně štěstí

 

[saro_k_82]

Jak dick_freebird již řekl, to je TF z dodávek do výstupu pro záležitosti PSRR a ne smyčky TF.Existuje mnoho paralelních drahách na výstupu z dodávek a přítomnost nuly by nemělo být překvapením.
Může být nula je prominentní kvůli způsobu jste přidali strop pro stabilitu.Bylo by těžké říct, aniž by při pohledu na okruhu.

 

[Megh]

Díky **** a PaloAlto,
Jdu to zkusit uvedení RC na výstupu jako BG se bude řídit LDO je vstup čepici.To se jeví jako hrubou silou metoda (v podstatě zabíjení BW), i když.
BTW @ PaloAlto: - Zlepšení BW ze zesilovače posune vrcholit frekvence, ale to zvyklý snížit vrchol.Takže hluk @ novou frekvenci bude stále vytvářet problém ne?
Myslím, že jediný způsob, jak zabít psrr je dát čepici na výstupu VBG.
Prosím komentář.
Díky za tvůj časPřidáno po 2 minutách:líto, že jsem chtěl Díky dick_freebird ... Je tištěné ***** líto, že jeden.
@ Saro: - jsem přidal odškodnění SZP mezi branou PMOSs (jehož brány je kontrolována zesilovačem) a VDD.

 

[PaloAlto]

Megh napsal:

Zlepšení BW ze zesilovače posune vrcholit frekvence, ale to zvyklý snížit vrchol.
Takže hluk @ novou frekvenci bude stále vytvářet problém ne?

 

[toctory]

Ve vašem LDO, referenčního napětí může také vzal z výstupu BG dále zlepšit PSRR.Ale někteří třeba vyvinout úsilí, aby se zabránilo spuštění problém v této konfiguraci.