vysoká impedance v Verilog-

[bajji_boy]

Ahoj všichni

Napadlo mě, jestli existuje způsob, jak model plovoucí uzel v Verilog-a.Byl jsem ve skutečnosti pracuje na jednoduchém modelu pro přepínače (včetně on-rezistence).Co je to chtějí udělat, je 'float' výstupní uzel, když vypínač je vypnutý ...

Na zdraví
Nihit

 

[solidstate]

Můžete to udělat dvě věci, buď velká roff nebo otevřené switch.Dávám přednost první pro simulaci sbližují.

Takže pokud máte

V (in, out) < I (in, out) * Ron;

ve státní, měli byste mít buď

V (in, out) < I (in, out) * roff;

nebo

I (in, out) < 0;

Doufám, že to pomůže.

 

[bajji_boy]

Díky za odpověď solidstate

Snažil jsem se posledně, I (in, out) < 0, ale jak jste uhodl, že mi dal konvergence problémy, protože V (out) byl připojen v začarovaném kruhu.

I bude pravděpodobně snažit první model a vrátit se k vám ...

Na zdraví