Vysvětlete mi pojem virtuální hodin v omezující design

D

dak-ju

Guest
Ahoj může mi někdo vysvětlit pojem "virtuální hodin v omezující design? Jde DAK-ju
 
kdy naše používání DC, clk sestává z reálného času a virtuální hodiny, hodiny reálného má svůj zdroj, virtuální nemá svůj zdroj, můžeme definovat vstupní a výstupní relativní zpoždění pomocí virtuální jako referenční hodiny, ale také užitečný v hřebenu omezující logiku.
 
Další informace pro virtuální hodiny: Namísto použití set_max_delay k omezení ur combo bloku, může u používání virtuální hodiny a používání set_input_delay a set_output_delay, které mohou snižuje provozní a využití paměti v DC. Doufám, že to pomůže:)
 
[Quote = silverbyte] Tam je dobrý příspěvek na hodiny na virtuální p h **: / / loxos.blogspot.com/2005/04/timinganalysis-why-virtual-clocks.html Co si myslíte o tomto vysvětlení [/quote] Ahoj, jo docela pěkné. Ale prosím, řekněte mi, jak si prohlásit, virtuální hodiny a spojit stejné s flip-flop. S pozdravem,
 
[Quote = dBUGGER] [quote = silverbyte] Tam je dobrý příspěvek na hodiny Virtual u h ** p: / / loxos.blogspot.com/2005/04/timinganalysis-why-virtual-clocks.html Co si myslíte o toto vysvětlení? [/quote] Ahoj, jo docela pěkné. Ale prosím, řekněte mi, jak si prohlásit, virtuální hodiny a spojit stejné s flip-flop. S pozdravem, [/quote] Ahoj, Vymezení virtuální hodiny je jednoduchý. Udělej to jak je uvedeno níže: create_clock-name "clk_virtual" - období-průběh {0} x S pozdravem, DAK-ju
 
create_clock-name "clk_virtual" - období-průběh {0} x To je v pořádku, ale věřím, že tento příkaz je používán v designu kompilátora, co ostatní EDA nástroje, je možné jej použít v jiných nástrojích EDA?
 
virtuální hodiny se používá omezovat kombinačních logických, můžete také omezení I / O WRT virtuální hodiny, aby si latence pro skutečné hodiny.
 
Nejsem opravdu porozumění na to. Můžete mi poskytnout nějaké schéma a vysvětlení. Vaše úsilí je velmi ceněn. díky
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top