vzorek VHDL / Verilog kód využívající I2C Master jádro??

[naz56]

Dobrý den,

Je tu někdo ochoten podělit vzorek VHDL / Verilog kódu, který používá
I2C Master jádro?

Díky předem

 

[pini_1]

Může být toto vám může pomoci:
I2C Master propojeny a zkouší se LEON procesoru ...

Tento design využívá otevřené jádra I2C master.Jádra CPU interface se mění od Wishbone do AMBA / APB.Ten se provádí za účelem testu jádra a její nové APB rozhraní s procesorem LEON.LEON je psáno v ně VHDL jádra VHDL RTL design je testován.Jádro obsahuje také zkušební stolici a simulačního modelu pro slave I2C, napsaný v Verilog.Z test Verilog lavici pouze inicializační postup je vzít a slave I2C model je přeložen do VHDL ....

http://bknpk.no-ip.biz/my_web/I2C/leon_2.html