Xilinx Systém generátor a ASIC rozvoj

[electromaniac]

Zdravím všechny

Má někdo znát VHDL kódů vytvořených pomocí poslední verze (10.1) ze dne

Xilinx systém generátor může být použit ve vývoji ASIC, nebo ne

z cource jsou optimalizovány pro Xilinx FPGA je

Ale co ASIC

Mohu použít tyto kódy bezpečně

Jak je kvalita generovaných kódů

jsou plně syntetizovatelné pomocí nástrojů jako je ASIC Synopsys DC ,.... atd.

Pokud někdo ví, prosím odpovězte

díky

 

[Salma ali Bakr]

nelze použít kód vygenerovaný pro ASIC, protože je to pouze cílení Xilinx FPGA ... je to špagety kódu využití jádra kódy logika

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Úsměv" border="0" />