Západka na hodiny vtokové problém v napájení překladačů

[yx.yang]

Ahoj, přátelé: potkám problém při použití kompilátoru Synopsys moc dělat západky založené hodiny gating. Chci aviod kříž hodiny domény dat, multi-cyklostezka data a údaje z čipu vstupní port se používá k tomu vtokové hodiny umožňují výpočet. Zatímco výkon kompilátor se používají tyto signál k tomu vtokové hodiny umožňují výpočet. Jak tam je mnoho z těchto bodů v mém návrhu, nemůžu najít ven manaully jeden po druhém. Moje otázka: Je nějaká síla překladač společenská nebo možností lze dosáhnout? b): A jak se vypořádat s těmito okamžiku, kdy nemáte čas gating? Myslíte si, zahrnují tyto body udělat hodiny umožňují výpočet vtokové? Díky.

 

[paulki]

Ahoj Yang, pevně věřím, PowerCompiler rozhodně podpoří rozbít kříž hodiny doménu a multicycle cestu vzorů. a). Lepší položit Power kompilátoru manuál pro přesné příkazové řádky. b). Break Hodiny Gate cestu a vyloučit z časové kontroly a dělat STA / Power Analysys. Snažte se provádět dynamické simulace (GLS) pro zachycení oken Power a procesu back-end se dostat co nejvíce odpovídá spotřebě energie. -Paulki

 

[yx.yang]

Ahoj Yang, pevně věřím, PowerCompiler rozhodně podpoří rozbít kříž hodiny doménu a multicycle cestu vzorů. a). Lepší položit Power kompilátoru manuál pro přesné příkazové řádky. b). Break Hodiny Gate cestu a vyloučit z časové kontroly a dělat STA / Power Analysys. Snažte se provádět dynamické simulace (GLS) pro zachycení oken Power a procesu back-end se dostat co nejvíce odpovídá spotřebě energie. -Paulki

Ahoj, paulki: Díky za Vaši odpověď. Zjistil jsem, že pokud používáte-západka bez vtokových hodiny, budou moci kompilátor zlomit kříž hodiny domény cestu k hodiny vtokové umožnit výpočet. Zatímco pro západky-založené hodiny gating, bude moci kompilátor neudělá, že provoz. Nevím proč. Mohl byste mi prosím laskavě pomůže dát nějaké nějaký příkaz, DC a možnosti, které lze dosáhnout. Díky.