S
s3034585
Guest
Ahoj kluci
Byl jsem simulovat můj VHDL kód model sim ale když jsem syntézu a vložte jej na hardware někdy kód dosnt chovat, jak je patrné simulací.Myslím, že po syntéze zpožděním přichází do obrazu, ale při simulaci v ModelSim není prodlení tedy simulace vypadá dobře.
Takže aby bylo možné zjistit simulací podobného v reálném čase je pokuta přidat nějaké zpoždění pro každý signál úkolu a pak simulovat v ModelSim.
Jsem dost zmatený, může některý pls dejte mi vědět.
WHT je dobrá praxe, která simuluje kód tak, že když to jde o hardware že to bude fungovat přesně tak, jak jsme chtěli.
Díky předem
Byl jsem simulovat můj VHDL kód model sim ale když jsem syntézu a vložte jej na hardware někdy kód dosnt chovat, jak je patrné simulací.Myslím, že po syntéze zpožděním přichází do obrazu, ale při simulaci v ModelSim není prodlení tedy simulace vypadá dobře.
Takže aby bylo možné zjistit simulací podobného v reálném čase je pokuta přidat nějaké zpoždění pro každý signál úkolu a pak simulovat v ModelSim.
Jsem dost zmatený, může některý pls dejte mi vědět.
WHT je dobrá praxe, která simuluje kód tak, že když to jde o hardware že to bude fungovat přesně tak, jak jsme chtěli.
Díky předem