zisk dynamických západky srovnávací

R

rmadhukarthi

Guest
<img src="http://images.elektroda.net/89_1171450348.JPG" border="0" alt="gain of dynamic latch comparator" title="zisk dynamických západky srovnávací"/>Nejsem schopen zvýšit zisk pre-zesilovač fázi nad 2V / V.Je to získat dostatečný pro design.zisk je nízký, protože zatížení pro M1 a M2 transisters jsou v ušlapal regionu (podle návrhu).jak mohu design dynamické západku.

 
jak řešení této západky může být zvýšena.zda je rozlišení v závislosti na velikosti zámků sám ..... prosím pomozte.

 
Podívejte se na "CMOS design, simulace a rozložení" od RJ Baker.
Spousta odkazů tam

 
Myslím, že M1 a M1 musí být v saturovat region.then srovnávací funguje správně

 

Welcome to EDABoard.com

Sponsor

Back
Top