Chci zavést jednoduchý Forward Error kontrolní kód pomocí Verilog a chci, aby se příchozí sériový bitového toku do paralelního 8 bitů bloků.Jak to udělat?
sériového na paralelní konverzi provést 8-bit posuvného registru na každé osmé hodiny generují en signál, že se 8 bitů na 8 bitů reg Arry ..., kde budete mít 7 hodiny času pro výpočet pro ty, 8 bitů ...Doufám, že máš
This site uses cookies to help personalise content, tailor your experience and to keep you logged in if you register.
By continuing to use this site, you are consenting to our use of cookies.
