S
samcheetah
Guest
Pokud im nepletu, studentské verze má více času k sestavení Verilog / VHDL kódu. ive také zkontrolovat to s jedním z mých vzorů. Nejprve jsem sestaven pomocí studentské verze a vzal na vědomí času a pak jsem si nainstaloval plnou verzi a pak poznamenal čas. Plná verze je velmi rychlý !!!!!!