cosimulation dotaz

[vsrpkumar]

Jsem prototypování jádro IP, která byla napsána v Verilog Mendela v cyklonu II inženýr použití FPGA.My napsal kód v C pro aplikaci level.Can i simulovat i v simulační prostředí kadence, abych mohl najít chybu v reálném prostředí. Může někdo naznačovat na this.I jsem v zoufalé situation.Please pomozte mi.
Poděkováním kumar

 

[kishore2k4]

Pokud se kód, který byl napsán běží na jádru IP (jako je tomu v případě soft-jádra), pak stačí vyplnit v bloku RAM v FPGA a pak simulovat celou věc.