CPLD & Chipscope

[vaf20]

Ahoj znovu
Chci map design v CPLD a zkontrolujte to functionality.this CPLD namontovaného na základní desku a je součástí úzké smyčky s other.it zdá funkčnost bude zkontrolována s ChipScope během okruhu je normální provoz.
by mi někdo říct, jak to bude?
tnx

 

[eda_wiz]

učit se to od Xilinx ...
Podívejte se na chipscope školení video na odkaz

http://www.demosondemand.com/clients/xilinx/001/page/ # 3Hodně štěstí
Naposledy upravil eda_wiz dne 28 března 2006 17:02; edited 1 krát v celkové

 

[Johnson]

Chipscope nepodporuje CPLD!Musíte to vyzkoušet na FPGA

 

[vaf20]

proč CPLD jsou nepodporuje ChipScope?JTAG chian je stejné jako FPGA.

 

[mcsdos]

protože CPLD nemá RAM sám o sobě.

 

[vaf20]

Opravdu se omlouvám za moje nepochopení!
které zpravidla hrají RAM v chipscope?
tnx vpřed

 

[Ace-X]

RAM slouží k ukládání zachycených dat.Můžete definovat podmínky, které budou sloužit jako podnět pro interní data zachycení v real-time.Po tom si můžete stáhnout data z FPGA přes JTAG analyzovat v PC.CPLD nemá paměť (jen omezený počet FFS), takže není místo pro uložení zachycených dat.

 

[vaf20]

Má někdo dobrý rychlý start na ChipScope?
tnx znovu

 

[eda_wiz]

vaf20 napsal:

Má někdo dobrý rychlý start na ChipScope?

tnx znovu

 

[kvingle]

Co když jsem za použití násilí jádro?Myslím, že to nepotřebuje ramblock?

 

[shawndaking]

To také konzumují logika

 

[Fvm]

that allows on-line debugging also with CPLD, with limit acquisition capabilities, but unlike Chipscope/SignalTap also as a stimulus.

Altera je In-system Zdroje a sondy Editor,
který umožňuje on-line ladění také s CPLD, s pořízením schopnosti limit, ale na rozdíl od Chipscope / SignalTap rovněž jako stimul.Může být Xilinx má něco podobného?

 

[Joe Black]

Zkuste Scanseer .Je to hranice-scan software, jako je ChipScope, ale funguje to s čipy, který podporuje hranice-scan, a to nejen Xilinx FPGA.Tak to by mělo fungovat dobře s CPLD.