problém o simulace PLL

[needforspeed]

ahoj všichni
Mám problém simulace jitteru PLL v kadence 5141.
Když jsem běžel pss, někteří se objevila chyba:
Strašidlo chyb nalezených během pravidelných rovnovážném stavu analýza "pss '.
"V1 'je pravidelně vstupního signálu, což je v rozporu s autonomní
obvodů.

PS: V1 je referenční zdroj PLL.

Myslím, že by měl být PLL řízený obvod, ale autonomní okruh.
Chci vědět, zda bych měl běžet pss a pnoise dostat jitteru PLL a jak na to.

 

[ieropsaltic]

PSS nemůže simulovat s "oscilátor" možnost, pokud pravidelné zdroje, jako je Vsin nebo Vpulse je přítomen na okruhu.Pokud opravdu potřebujete používat tuto volbu, můžete použít verilogA modelu s jeho výstup jako hřích vlna místo pravidelného zdroje.Zkusila jsem to předtím a fungovalo to správně.

 

[needforspeed]

ieropsaltic napsal:

PSS nemůže simulovat s "oscilátor" možnost, pokud pravidelné zdroje, jako je Vsin nebo Vpulse je přítomen na okruhu.
Pokud opravdu potřebujete používat tuto volbu, můžete použít verilogA modelu s jeho výstup jako hřích vlna místo pravidelného zdroje.
Zkusila jsem to předtím a fungovalo to správně.