SoC úrovni systému simulace

[zhanch]

Ahoj, kluci

Jaký je nejoblíbenější systémové úrovni simulace a ověření jazyka pro průmyslový design SoC?SystemC, čisté C nebo systém Verilog.

Mnohokrát děkuji,

 

[sarath51]

comination z SystemC, C , C Verilog

 

[eexuke]

V současné době jsem pomocí SystemC .... Nicméně, možná systemverilog je lepší pro hardware designer než SystemC.

 

[rprince006]

Říká se, že system_verilog je dobré pro modelování, navrhování a ověřování účely.Nicméně, to je ne široce použitý v tuto chvíli.

 

[bigyellow]

Myslím, že systemverilog a VHDL 200X bude budoucnost.

 

[zhanch]

sarath51 napsal:

comination z SystemC, C , C Verilog

 

[sarath51]

To je s refernfece na úroveň ověřovací systém pro projekt SOC jsem invloved se. Verilog-jen málo Verilog test bencbes a test kód, C programy pro emulaci vložené sotware, System C modely jsou referenční modely pro kontrolu funkce

 

[zyphor]

Už jste vyzkoušeli specman E nebo vera?

 

[bkat]

i THK system_verilog je lepší.

 

[sarath51]

Specman E je simulace pomalejší, jeho hlavních výhod spočívá v provedení se spínacími a překlenovacích charctersitcis.Systém Verilog není pokročila tak daleko, nebo ne všechny nástroje podporující všechny konstrukce nezbytné pro ověření

 

[omara007]

velké procento firem do užívání Matlab nebo C / C v jejich simulaci na úrovni systému ..pak jít od MATLAB k HDL ručně ..
V současné době některé společnosti šel pro SystemC ..který je v podstatě C s nějakou přidanou knihovny ..Ne víc, nic míň ..stejnou strukturu ...stejný kompilátor ..stejný všechno ..ale i nějaké nové rozhraní, které vypadá jako HDLs ..

Dobrý SystemC je, že mnoho HDL simulátory začal podporovat ji ..jako ModelSim například ..plus je již zdarma ke stažení ..
Můžete také použít společné zdarma překladače (jako je GCC) pro kompilaci SystemC .., která je profesionální dost, aby u dobré výsledky ..a široce používané v průmyslu ..původně zadarmo, když u instalaci ur Linux RedHat například ..

 

[Arnold]

Jak se o to CVE Cadence?každý příběh o úspěchu?

 

[Alvinnju]

Myslím, že Verilog

 

[sxg]

Myslím, že systém C je dobrá.
Pro hardware a software určený na stejné platformě, bude
snížit dobu uvedení na trh

 

[skladování]

Myslím, že SystemC je silnější!

 

[hanm]

Ano, systém C je lepší, myslím.

 

[wicho]

Jsme přijali specman pro nástroj pro ověření.

A našel nějaké chyby, které se nepodařilo nalézt na logice simulaci a FPGA deska test.

Nicméně je to tak těžké ..

Doufám, že Specman uživatel změní dobré informace v tomto fóru ...

 

[Arnold]

co máte na mysli tu o Obtížnost využití specman?pomalé budování test životní prostředí nebo na velmi dlouhou křivku učení, nebo ...?

Myslím, že Specman E může pomoci k nasazení testovacím prostředí velice rychle, zatímco budování testovací prostředí v SystemC bude mnohem pomalejší proces.Specman E testovací program může být spuštěn bez kompilace, to je velmi užitečná vlastnost pro HVL.

 

[wicho]

Jako nováček na specman, je to příliš dlouhé křivky učení ...

A je těžké vybudovat testovací prostředí ...

Pokud jste odborník, je to bez ohledu na to ...

A tam nejsou data, bude moci postoupit ...

Vault je pouze referenční stránky ..

Pokud někdo odkaz sdílení dat (real ověření projektu), je to tak užitečné nováček ..

 

[feel_on_on]

Myslím, že systém Verilog lépe ověřit úroveň simulace!