tie-hi tie-nízké buněk

S

shelkerahul

Guest
Zdravím všechny,Může jakýkoli subjekt řekni mi, jak "tie-hi" "tie-low" buňky pracuje na problému ESD.A já chci také okruh digram těchto buněkDíky předemRahul

 
Jedná se o jeden ze standardních buněk.

Kravata Vysoká je pro Vdd, kde případně buňka chce Vdd připojení pak autoplace a cesta by zvolíte tuto buňku sám o sobě, jak jeho automatizované.

Podobně Kravata Low je pro Ground, není si jistý, jak přicházejí na obrázku snížit ESD.---
Prasad

 
Jedná se o jakýsi speciální buňky, které mohou být použity v pozdější části Design pro připojení některých signálů na vysoké nebo nízké hodnoty

 
oni r používá, aby se zabránilo připojení brány tranzistoru přímo na VDD nebo GND.

Pro Tei nízká, to je prostě diod spojených PMOS (jeho zdroj připojen k VDD a zdroj k bráně NMOS tranzistoru), NMOS tranzistor má to zdroj připojen k zemi a mozků do tranzistoru U chcete připojit své brány na zem.
Já opravdu nevím roli dimenzování obou tranzistorů.

 
Kravata vysoké a nízké tie se používá pro západku do problému, myslím, že brána by se připojit k napájení / GND přímo.

 
wkong_zhu napsal:

Kravata vysoké a nízké tie se používá pro západku po problému, myslím, že brána by se připojit k napájení / GND přímo.
 
Ahoj eng_semi,

Já jsem t dostat své místo pro Tei nízká, to je prostě diod spojených PMOS (jeho zdroj připojen k VDD a zdroj k bráně NMOS tranzistoru), NMOS tranzistor má to zdroj připojen k zemi a mozků do tranzistoru U chtějí připojit své brány na zem...

Bylo by vděčný, kdyby Vypracovat vaše vysvětlení ..

Díky

 
Ahoj,

Nevím, proč se buňky mohou být použity pro kravatu ESD.V podstatě jsme přidat nějaké speciální obvod, na podložku pro ochranu ESD.Kravata buněk se používá pro DFT, protože když jsme se přímo připojit vstupy STD buňky 1'b1 nebo 1'b0, bude to způsobit, že některé otázky, na DFT

 
Historické využití tie-Lo a tie-Hi buňky je téměř stejně emotivní jako je sekulární.

Důvod, proč jsem říct, je to, že někteří lidé používají, nábožensky, aniž by si myslel, proč.V závislosti na vašem postupu a svůj návrh mohou nebo nemusí být nutné.Většina lidí neví, proč jsou použity.

ESD a spolehlivost jsou správnou odpověď.V některých procesů, brána oxid je velmi jemná a citlivá ve srovnání s úrovní napětí čipu.To znamená, že pro každý uzel s bránou spojena s nízkou impedancí, jako je GND a VDD, napětí na bráně je stanovena ... ale co se stane, když napětí na kanalizace nebo zdroj zažila prudký nárůst, v krátkém období času, i po dost přepětí, váš oxid spolehlivost nezdaří.Obecně jsou tyto nárůsty jsou rychlé podněty, ať už ESD nebo mleté odskočit nebo jiné rychlých přechodových impules, protože kdyby to bylo DC ... pak čip bude provoz mimo limity tohoto procesu.

Tak jak to tie-lo/Hi práce, pracuje tak, že vytváří na úrovni DC cestu, ale vysoké impedance AC cestu k bráně oxidu, to umožňuje úroveň napětí na bránu do špice nahoru nebo dolů, s přepětí na odtok a nebo zdroj, a to i když napětí hroty jsou tyto kapacitně rozděleny mezi všechny uzly, protože brána napětí je povoleno řídit nebo sledovat přepětí na kanalizace / zdrojů, než je napětí přes jemné oxidy jsou uchovávány ve více tolerantní úroveň, než kdyby Brána byla tvrdě vázána na nízké impedance GND / PWR.

To je zvláště důležité v CDM (poplatek model zařízení) ESD typ události pro IC.

Pro téměř přesně tento důvod, uvidíte spoustu 65nm a 45nm (i kolem 130 a 90nm) výrobní proces, které neumožňují LVT oddělení čepice s oxidy vázána přímo na výrobu elektřiny nebo zemnicí svorku (únik problémy brána stranou ... ale to je také faktor).

Oni nejsou vždy nutná, a to obvykle vyžadují více prostoru.Znát vaše proces, váš návrh a podmínky pro Váš projekt, zda je budete potřebovat, nebo ne ... Pokud si nejste jisti Nicméně bych doporučit jejich použití.

Co se za to, jak jsou navrženy, existuje mnoho formátů, z nichž nejčastější je velký odpor v sérii s branou, jiné obecně zahrnují diody nebo sekundární tranzistorů, atd.

SRFTech

 
Hej Rahul,

Tyto vázanky vysoké n kravatu Low r jednoduchý diody jako Asha vysvětleno dobře ...

pomáhají vyhnout se ESD problémy ... tak dat ....... Jen si představte, jak tyto diody r v obráceném neobjektivní, jako stát, jako poplatek approching výsledky ve zvýšení v regionu .... vrstvy a pak po dodání pravidelné napětí ... aľ některých kravatu buněk míry působí jako reverzní zaujatost ... když napětí na kravatu buněk uzlu zvyšuje, umožňuje proud k toku na GND .... jeho poměrně jednoduché .......

 
Kravata Hi a vázanky Low buňky jsou používány v první řadě, kde brány standard buňky musí být připojen buď moc nebo na zem.Nyní je nikdy doporučuje, aby bránu být připojen přímo k napájení a zem uzly přímo s dodávkou závady může dojít k poškození poškození.Dodávají tie buněk, které nejsou nic jiného než odpory, aby se ujistil, že dodávky / zem je připojen přes ně.

Také jako obecné propagace je nový web začal pro diskusní fórum s názvem "www.rtl2gates.com".Prosím, zkontrolujte si to.

Díky
D

 
Ahoj,

Můžete mi doporučit výhody vložení tie vysoké buněk a kravatu nízké buněk do návrhu po umístění instance.?spíše než vložením do návrhu v průběhu logiku design.?

Díky,
Vlsi123Přidáno po 17 minutách:Jen Smal korekce výše, v průběhu 'logika sythesis' není logika design.

 
Jaké jsou konstantní buňky?
může někdo dát odkaz na papíry nebo dokumenty týkající se stejné a pro tie-hi tie-nízké buněk.Díky předem.

 
spojená tie hi CKT ..Nejsem schopen pochopit, jak nmost transitor umožní PMOS tranzistor,
Já vím, jen vím, že NMOS spojení je jako zády k spojení dvou diod, ale dont vědět, hw tvůj přijde do Fwd zkreslení stavu a umožňuje PMOS tranzistor
Omlouváme se, ale musíte přihlásit a prohlížet tuto přílohu

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top