Vzdělávání Verilog Problem

[choonlle]

Metodika:
Metoda 1: Rovné Do projektu
Metohd 2: Studium Verilog Syntax první ... krok za krokem, kapitolu po kapitole
Metoda 3: Práce na Metoda 2 a jít do Metoda 1.V nad 3 metoda, která z nich je lepší?
Uveďte, prosím, několik rad ..

Musí být praktická v průmyslovém designu.Obličej nějaký problém, se chtějí naučit Verilog rychlejší!od,
choonlle

 

[sheik_vb]

Metoda 3 je lepší ..................

 

[zeeshanzia84]

Samozřejmě třetí metoda je zřejmý jeden!
Jeden dobrý a snadno rezervovat sledovat je Verilog HDL (Samir Palnitkar) 2. vydání.
Dokončit prvních 7 kapitol (alongwith každého jednoho z cvičení) - To lze provést za méně než 5 dnů s asi 3 hodiny denně ..

Pak budete moci přejít na projekt.

Doufám, že to pomáhá!

 

[mrtang]

Myslím, že ano
Metoda 3, možná je to lepší pro vás

 

[alpeshchokshi]

Verilog je v podstatě stejný jako C, takže pokud víte, C jeho opravdu snadné naučit Verilog
stejně jako atleast trochu přehled o jazyk a pak vykopat ji dle svého projektu požadavku ...to je nejlepší způsob, jak myslím,

 

[jarodz]

HDL je jazyk pro popis číslicových obvodů stejně jako jeho jméno.Poté, co jste obeznámeni s syntax Verilog, můžete se pokusit napsat malý kód a sythesis to.To vám umožní získat pocit, jaký je okruh píšete.Zvláště, musíte se naučit, jak popsat kombinaci okruhu a flip-flop.Pro nejlepší pochopení, můžete se pokusit realizovat stejný okruh v různých popisů.Dokumenty syntézy nástroje (DC, RC) jsou velmi dobré se naučit synthesiable popis.To je můj experiment.To může pomoci i vám.

S pozdravem,
Jarod